Analog CMOS cells for artificial neural networks. Application in the classification of breast cancer cells
Cellules analogiques CMOS pour réseaux de neurones. Application à la classification des cellules cancéreuses dans le sein
Résumé
The artificial neural networks are particularly interesting for CMOS VLSI (Very Large Scale Integration Complementary Metal-Oxide Semiconductor) implementations because every parallel element (neuron or synapsis) is relatively simple, allowing the complete integration of big networks on a single chip). Multipliers, non-linear function and its derivative are essential key elements in the analog signal processing in particular for analog VLSI implementation of artificial neuronal networks. The main conditions of this kind of circuits are the following ones: a low surface of Silicon and a low electric consumption. To validate our approach, we chose as type of application, the classification of cancer cells (malignant or benign) of the breast. There are many types of neural networks: Feed-forward neural network with back propagation (MLP), Radial Basis Network (RBN), Recurrent Neural Network (RNN) and other. The neural network studied in this thesis is based on Multi-Layer Perceptron with back-propagation (MLP).The main objective is to find the best compromises and the optimizations to realize circuits in a mature STMicroelectronics HCMOS9A 130nm technology and supplied with ± 900mV to have the lowest cost. Having chosen the best algorithm (the simplest and most effective) as a simple VLSI implementation, we defined efficient analog architecture. Finally building blocks were designed and realized before the final integration on a low surface of silicon and low power consumption. To verify and validate the project of the VLSI chip before manufacturing, a methodology of check was proposed in this thesis. It also allowed us to define the specifications of the full chip, as well as that of the building blocks.
Les réseaux de neurones artificiels sont particulièrement intéressants pour les implémentations CMOS VLSI (Very Large Scale Integration Complementary Metal-Oxide Semiconductor) car chaque élément parallèle (neurone ou synapse) est relativement simple, permettant l'intégration complète de grands réseaux sur une seule puce. Les multiplieurs, la fonction non-linéaire et sa dérivée sont des éléments clés essentiels dans le traitement du signal analogique et notamment dans la mise en œuvre VLSI analogique de réseaux neuronaux artificiels. Les principales conditions de ce type de circuits sont les suivantes : une faible surface de Silicium et une faible consommation électrique. Pour valider notre approche, nous avons choisi comme type d’application, la classification de cellules cancéreuses (malignes ou bénignes) du sein. Il existe de nombreux types de réseaux de neurones: réseau de neurones à réaction avec rétro-propagation (MLP), réseau de base radiale (RBN), réseau de neurones récurrents (RNN) et autres. Le réseau de neurones étudié dans cette thèse est basé sur l'architecture Multi-Layer Perceptron, formé par la rétro-propagation. L’objectif principal est de trouver les meilleurs compromis et optimisations pour réaliser des circuits avec une technologie mature HCMOS9A 130 nm de STMicroelectronics alimentés sous ±900mV afin d’avoir le coût le plus faible possible. Après avoir choisi le meilleur algorithme (le plus simple et efficace) pour une implémentation VLSI simple, nous avons défini une architecture analogique efficiente. Enfin les briques de base ont été conçues et réalisées avant l’intégration finale sur une faible surface de silicium et une faible consommation de puissance. Pour vérifier et valider le projet de la puce VLSI avant fabrication, une méthodologie de vérification a été proposée dans cette thèse. Elle nous a également permis de définir le cahier des charges de la puce, ainsi que celui des blocs de base.
Origine : Version validée par le jury (STAR)